検証環境構築から実機評価まで担うASIC置換のFPGA開発エンジニア（経験3年以上）（18576660）

給与

月給392,000円～473,000円
※想定年収5,800,000円～7,000,000円
★別途、時間外手当（1分単位で全額支給）、賞与年2回、昇給年2回、各種手当（家族手当・赴任手当ほか）
★ご経験・担当できる工程を踏まえ、話し合いのうえ決定します。

【試用期間】試用期間あり
試用期間の長さ：3ヶ月
雇用形態、給与は本採用時と同じです。

交通費別途支給あり

勤務地

横浜市中区

神奈川県横浜市
◇ 転勤なし株式会社BREXA Technology　採用企画

休日休暇

完全週休2日制
休日・休暇は、プロジェクト・配属先企業のカレンダーによります。
◼︎完全週休2日制/土日休み
◼︎有給休暇（初年度10日）
◼︎特別休暇（慶弔その他）
◼︎産前・産後休暇
◼︎育児休業・子の育児目的休暇
◼︎介護休業・介護休暇
◼︎年末年始休暇
◼︎夏季休暇

勤務時間

9:00～18:00
実働時間：8時間/日
※プロジェクトにより異なります。
残業代は1分単位で計算し、全額を支給します。固定残業代・みなし残業制度はありません。

仕事内容

積み上げてきた経験を、ASIC置換のFPGA開発の現場で。
実務経験が3年以上あればOK！
定年上限は65歳までなので、長く働くことが出来ます！

■ 経験者だからこそ任せたいことがあります
既にある回路の振る舞いを読み解き、同じ動きをFPGAで再現する仕事です。
元の設計を理解するところに時間を使うため、回路を読む経験を積んだ方ほど進めやすい案件です。
「マネジメントに進むか、技術に残るか」で迷っている方にも合う案件です。

―＜お任せする業務＞―
・ASICの代替となるFPGAの開発
・Verilog-HDL・SystemVerilogでのRTL設計
・シミュレーション環境の構築と機能検証
・インプリメンテーションとタイミング検証
・実機評価

―――

■ 現場を離れずに、キャリアを重ねる
役職に就かずに技術を続ける道を選べます。
年数を重ねるほど任せる範囲を広げていくので、経験がそのまま仕事の手応えになります。

―――

■ 経験に、資格の裏付けを
入社後も年収を伸ばす手段があります。
資格を取るたびに祝金が出て、グレード判定にも使われます。

―――

■ ご家族との暮らしも支えます
確定拠出年金（401K）や慶弔見舞金、家族手当など、長く働くための制度をそろえています。
労働組合もあります。

―――

■ 面接はオンラインです
面接はオンラインで1～2回。
在職中の方も、今の仕事を続けながら選考を進められます。
内定までは約10日です。

◆選考プロセス◆

◇STEP1
Web履歴書による書類選考

◇STEP2
オンライン面接1~2回

◇STEP3
内定

内定までは約10日程度を想定しております。

応募資格・条件

副業・WワークOK

■ 必須
・Verilog-HDLまたはSystemVerilogでのRTL設計の実務経験が3年以上ある方
・FPGA開発の経験
・論理シミュレーションと検証の経験
◎Native Japanese speaking skill is required

■ 歓迎（必須ではありません）
・インプリメンテーションとタイミング検証の経験
・実機評価の経験

待遇・福利厚生

◼︎昇給：年2回／賞与：年2回
◼︎各種社会保険完備（健康保険・厚生年金保険・介護保険・雇用保険・労災保険）
◼︎通勤費全額支給（お車の場合はガソリン代を支給。社内規定あり）
◼︎家族手当（扶養者のみ）
◼︎借上社宅制度（社員寮）※単身・家族で利用可
◼︎引越費用全額会社負担（会社都合での転居の場合）
◼︎赴任旅費
◼︎赴任手当※規定あり
◼︎帰省旅費支給※規定あり
◼︎確定拠出年金制度（401K）
◼︎慶弔見舞金支給
◼︎資格取得祝金支給
◼︎研修制度
◼︎TOEIC団体受験割引
◼︎健康診断（定期・雇い入れ時）
◼︎メンタルヘルス研修
◼︎ストレスチェック
◼︎キャリア相談窓口
◼︎労働組合有
◼︎健康保険組合の直営保養所・会員保養施設を割引価格で利用可