仕事内容
半導体設計開発に関わる以下のような業務を、経験・適性に応じてお任せします。
■イメージセンサー製品のアナログ設計（神奈川県厚木市）
モバイル向けイメージセンサーのアナログ設計および検証業務。
また開発における回路設計ブロックのリーダー業務など。
■イメージセンサー製品のロジック設計（神奈川県厚木市）
モバイル向けイメージセンサーのHW／FW協調検証環境を用いた検証業務。
検証戦略検討、検証項目作成、検証シナリオ作成、アサーション仕様検討・作成、アサーション作成、ランダム検証検討・実施、検証結果確認・レポート作成など。
■半導体製品のレイアウト設計（神奈川県厚木市）
P&Rツールを使用したP&R設計
・レイアウト設計(P&R)
・フロアプラン、配置配線、CTS, timing optimize (MCMM), timing repair, Block-level DRC/LVS,verification & Error repair
・チップレベルの物理検証、チップレベルの電源網検証
■イメージセンサー製品の評価・画質評価業務（神奈川県厚木市）
モバイル向けのイメージセンサに対する画質観点での撮影、測定、評価、調整、技術質問対応、サポートツール作成など。
撮影した画像に対して主観・定量の両方向に対して解析・評価を行い、画質改善に向けたFW/HWパラメータ調整を実施します。
■イメージングデバイスを中心とした試作業務（神奈川県厚木市）
試作指示に基づき半導体設備へ試作条件を設定。製品を処理した後、製品が要望通りの結果であるかを確認するための測定・検査を行います。
また半導体設備のコンディションデータ取得、結果判定を行うシステムへのデータ入力、材料交換等も担います。
◆選考プロセス◆
◇STEP1
エントリー
◇STEP2
面接（1回）
※平日19時以降・土日祝の面接もOK！
◇STEP3
内定
面接日時・入社日はご希望に応じます。
在職中の方も気兼ねなくご応募ください！
【面接場所】
東京都千代田区内神田2-15-9 The Kanda 282 4階
※オンラインでの面接も可能です。
応募資格・条件
■アナログ設計
【必須】アナログ回路設計の設計経験（5年以上）
（EDAツール：Cadence Virtuoso）
■ロジック設計
【必須】systemVerilog/Verilog/SVA、検証項目作成、ランダム検証等での検証経験(5年以上)
【使用ツール/言語】
Office、Xcelium, Verdi/vDebug, SystemVerilog
■レイアウト設計
【必須】P&RツールでのP&R設計経験 (ASIC, SoC, Mixed-Signal等)
【使用ツール/言語】
Calibre, RedHawk
■評価
【必須】
・CMOSイメージセンサ評価またはその他LSI評価経験
・CMOSイメージセンサ／デジタルカメラの基礎知識
・測定機での実機評価経験
【使用ツール/言語】
・オシロスコープ、デジタルマルチメータ等のLSI評価用装置
■試作
【必須】半導体工場（クリーンルーム）のオペレーション、設備保全・管理経験
